什么是QDIF？

全部展开
是主板吗？
联想！
使用VHDL开发详细的PLD流程。您可以在设计输入阶段使用逻辑图和VHDL混合输入。通常，使用芯片制造商提供的几种新开发工具。下一步是VHDL综合，通常称为逻辑综合，它由三个过程组成：VHDL语言综合（LanguageSynthesis或HDLCompilation），逻辑优化（优化）和目标映射（技术映射）。
最后一步是生成一个中间EDIF文件（ElectronicDesignInterchangeFormat），并将其调整为适用于不同公司的编译器。有些还会生成内部网络描述文件，例如AHDL，DSL，QDIF和XNF。